PAT-NO:

JP409064602A

DOCUMENT-IDENTIFIER:

JP 09064602 A

TITLE:

TRANSMISSION LINE

PUBN-DATE:

March 7, 1997

INVENTOR-INFORMATION:

NAME

AONO, SHINJI CHAGI, SHIN

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MITSUBISHI ELECTRIC CORP

N/A

APPL-NO: JP07214963

APPL-DATE:

August 23, 1995

INT-CL (IPC): H01P001/00, H01P003/08, H01P005/02, H01P005/08

ABSTRACT:

PROBLEM TO BE SOLVED: To obtain a transmission line capable of reducing

reflection loss due to a change in the characteristic impedance of an

midrostrip line intersection part.

SOLUTION: On the intersection part between an RF microstrip line 2A and a DC

microstrip line 3A formed on the surface of a board 1, the line 3A

a lower line and the line 2A constitutes an air bridge 4 to be an upper line.

Consequently reflection loss due to a change in the characteristic impedance of

the intersection part can be reduced and the miniaturization and high function

of a circuit can be positively attained.

COPYRIGHT: (C) 1997, JPO

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平9-64602

(43)公開日 平成9年(1997)3月7日

(51) Int.Cl. ⁸ H 0 1 P	1/00 3/08 5/02 5/08	識別記号	庁内整理番号	F I H O 1 P	1/00 3/08 5/02 5/08	;	技術表示箇所 Z Z L	
	3700			審查請求	大請求	請求項の数17	OL (全 11 頁)	
(21) 出願番号		特願平7-214963	(71) 出題人	三菱電	三菱電機株式会社			
(22)出願日		平成7年(1995)8	(72) 発明者	東京都千代田区丸の内二丁目2番3号 青野 眞司 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内				
				(72) 発明者	東京都		二丁目2番3号 三	
	•			(74)代理人		自我 道照	(外6名)	


(54) 【発明の名称】 伝送線路

(57)【要約】

【課題】 RF/DCマイクロストリップ線路交差部での特性インピーダンスの変化による反射損を低減することができる伝送線路を得ることを目的とする。

【解決手段】 基板1の面に設けられたRFマイクロストリップ線路2AとDCマイクロストリップ線路3Aの交差部において、前記DCマイクロストリップ線路3Aを下部線路とし、前記RFマイクロストリップ線路2Aを上部線路であるエアブリッジ4とした。

【効果】 交差部での特性インピーダンスの変化による 反射損を低減することが可能となり、積極的な回路の小 型化、高機能化が実現できるという効果を奏する。



【特許請求の範囲】

【請求項1】 基板面に設けられたRFマイクロストリップ線路とDCマイクロストリップ線路の交差部において、前記DCマイクロストリップ線路を下部線路とし、前記RFマイクロストリップ線路を上部線路であるエアブリッジとする構造を特徴とする伝送線路。

【請求項2】 前記DCマイクロストリップ線路の線路幅と前記RFマイクロストリップ線路の線路幅とを同じにしたことを特徴とする請求項1記載の伝送線路。

【請求項3】 前記DCマイクロストリップ線路の線路 10 幅を前記RFマイクロストリップ線路の線路幅よりも狭くしたことを特徴とする請求項1記載の伝送線路。

【請求項4】 前記DCマイクロストリップ線路の線路幅を前記RFマイクロストリップ線路の線路幅の約半分にしたことを特徴とする請求項3記載の伝送線路。

【請求項5】 前記DCマイクロストリップ線路の線路 幅を前記RFマイクロストリップ線路の線路幅の半分以 下にしたことを特徴とする請求項3記載の伝送線路。

【請求項6】 前記RFマイクロストリップ線路のエアブリッジ部分の線路幅を前記RFマイクロストリップ線 20路の基板に接した部分の線路幅よりも狭くしたことを特徴とする請求項1記載の伝送線路。

【請求項7】 前記エアブリッジ部分の線路幅を前記D Cマイクロストリップ線路の線路幅とを同じにしたこと を特徴とする請求項6記載の伝送線路。

【請求項8】 前記エアブリッジ部分の線路幅を前記D Cマイクロストリップ線路の線路幅よりも狭くしたこと を特徴とする請求項6記載の伝送線路。

【請求項9】 前記エアブリッジ部分の線路幅を前記D Cマイクロストリップ線路の線路幅の約半分にしたこと 30 を特徴とする請求項8記載の伝送線路。

【請求項10】 前記エアブリッジ部分の線路幅を前記 DCマイクロストリップ線路の線路幅の半分以下にした ことを特徴とする請求項8記載の伝送線路。

【請求項11】 前記RFマイクロストリップ線路のエアブリッジ部分前後にインピーダンス変換部を設けたことを特徴とする請求項6記載の伝送線路。

【請求項12】 前記エアブリッジ部分の線路幅を前記 DCマイクロストリップ線路の線路幅とを同じにしたこ とを特徴とする請求項11記載の伝送線路。

【請求項13】 基板面に設けられた第1のRFマイクロストリップ線路と第2のRFマイクロストリップ線路の交差部において、前記第2のRFマイクロストリップ線路を下部線路とし、前記第1のRFマイクロストリップ線路を上部線路であるエアブリッジとする構造を特徴とする伝送線路。

【請求項14】 前記第1のRFマイクロストリップ線路の線路幅と前記第2のRFマイクロストリップ線路の線路幅とを同じにしたことを特徴とする請求項13記載の伝送線路。

2 【請求項15】 前記第1のRFマイクロストリップ線 路の線路幅を前記第2のRFマイクロストリップ線路の 線路幅よりも狭くしたことを特徴とする請求項13記載 の伝送線路。

【請求項16】 前記第1及び第2のRFマイクロストリップ線路の交差部の線路幅を前記第1及び第2のRFマイクロストリップ線路の基板に接した部分の線路幅よりも狭くしたことを特徴とする請求項14又は15記載の伝送線路。

【請求項17】 前記交差部の前記上部線路及び前記下 部線路間に誘電体を挿入したことを特徴とする請求項1 又は13記載の伝送線路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、マイクロ波帯以上の周波数で用いる平面回路 (MMIC)等に使用される伝送線路に関するものである。

[0002]

【従来の技術】従来の伝送線路について図20及び図2 20 1を参照しながら説明する。図20は、従来のスイッチ 回路の平面を示す図である。また、図21は、図20の RF/DCマイクロストリップ線路交差部を示す斜視図 である。

【0003】図20及び図21において、1はGaAs基板、2はRFマイクロストリップ線路、3はDCマイクロストリップ線路、4はエアブリッジ部である。また、5はRF信号入力パッド、6及び7はRF信号出力パッド、8及び9はDC印加用パッド、10及び11はFETゲート電極である。

30 【0004】DC印加用パッド8、9から電圧を例えば 0/-5Vと切替えることで、RF信号入力パッド5か ら入力されるRF信号をRF信号出力パッド6あるいは 7に出力させる。

【0005】回路パターン内でのDC印加用パッド8、 9の位置は回路の実装あるいはシステム側から制限され るため、RFマイクロストリップ線路2と、DCマイク ロストリップ線路3とを交差させる必要が生じる。

【0006】このRFマイクロストリップ線路2と、D Cマイクロストリップ線路3の交差部において、従来

は、図21に示すように、DCマイクロストリップ線路 3側をエアブリッジとしていた。

[0007]

【発明が解決しようとする課題】上述したような従来の 伝送線路では、RF/DCマイクロストリップ線路交差 部での特性インピーダンスの変化による反射損が大きい という問題点があった。

【0008】この発明は、前述した問題点を解決するためになされたもので、RF/DC、RF/RFマイクロストリップ線路交差部での特性インピーダンスの変化に 50よる反射損を低減することができる伝送線路を得ること

を目的とする。 【0009】

【課題を解決するための手段】この発明に係る伝送線路は、基板面に設けられたRFマイクロストリップ線路とDCマイクロストリップ線路の交差部において、前記DCマイクロストリップ線路を下部線路とし、前記RFマイクロストリップ線路を上部線路であるエアブリッジとしたものである。

【0010】また、この発明に係る伝送線路は、前記D Cマイクロストリップ線路の線路幅と前記RFマイクロ 10 ストリップ線路の線路幅とを同じにしたものである。

【0011】また、この発明に係る伝送線路は、前記D Cマイクロストリップ線路の線路幅を前記RFマイクロ ストリップ線路の線路幅よりも狭くしたものである。

【0012】また、この発明に係る伝送線路は、前記D Cマイクロストリップ線路の線路幅を前記RFマイクロ ストリップ線路の線路幅の約半分にしたものである。

【0013】また、この発明に係る伝送線路は、前記D Cマイクロストリップ線路の線路幅を前記RFマイクロ ストリップ線路の線路幅の半分以下にしたものである。

【0014】また、この発明に係る伝送線路は、前記R Fマイクロストリップ線路のエアブリッジ部分の線路幅 を前記RFマイクロストリップ線路の基板に接した部分 の線路幅よりも狭くしたものである。

【0015】また、この発明に係る伝送線路は、前記エアブリッジ部分の線路幅を前記DCマイクロストリップ 線路の線路幅とを同じにしたものである。

【0016】また、この発明に係る伝送線路は、前記エアブリッジ部分の線路幅を前記DCマイクロストリップ 線路の線路幅よりも狭くしたものである。

【0017】また、この発明に係る伝送線路は、前記エアブリッジ部分の線路幅を前記DCマイクロストリップ 線路の線路幅の約半分にしたものである。

【0018】また、この発明に係る伝送線路は、前記エアブリッジ部分の線路幅を前記DCマイクロストリップ 線路の線路幅の半分以下にしたものである。

【0019】また、この発明に係る伝送線路は、前記R Fマイクロストリップ線路のエアブリッジ部分前後にイ ンピーダンス変換部を設けたものである。

【0020】また、この発明に係る伝送線路は、前記エ 40 アブリッジ部分前後にインピーダンス変換部を設け、前 記エアブリッジ部分の線路幅を前記DCマイクロストリップ線路の線路幅とを同じにしたものである。

【0021】また、この発明に係る伝送線路は、基板面に設けられた第1のRFマイクロストリップ線路と第2のRFマイクロストリップ線路の交差部において、前記第2のRFマイクロストリップ線路を下部線路とし、前記第1のRFマイクロストリップ線路を上部線路であるエアブリッジとしたものである。

【0022】また、この発明に係る伝送線路は、前記第 50 ンスの変化を最小とすることが可能となる。

1のRFマイクロストリップ線路の線路幅と前記第2の RFマイクロストリップ線路の線路幅とを同じにしたも のである。

【0023】また、この発明に係る伝送線路は、前記第 1のRFマイクロストリップ線路の線路幅を前記第2の RFマイクロストリップ線路の線路幅よりも狭くしたも のである。

【0024】また、この発明に係る伝送線路は、前記第 1及び第2のRFマイクロストリップ線路の交差部の線 路幅を前記第1及び第2のRFマイクロストリップ線路 の基板に接した部分の線路幅よりも狭くしたものであ る。

【0025】さらに、この発明に係る伝送線路は、前記 交差部の前記上部線路及び前記下部線路間に誘電体を挿 入したものである。

[0026]

【発明の実施の形態】

実施の形態1.以下、この発明の実施の形態1について図1から図7までを参照しながら説明する。図1は、この実施の形態1のRF/DCマイクロストリップ線路交差部を示す斜視図である。また、図2及び図3は、この実施の形態1及び従来例のエアブリッジ部分の断面とそれぞれの電磁界解析に用いた線路モデルを示す図である。さらに、図4から図7までは、この実施の形態1の電磁界解析の計算結果であって、RF信号の通過損失を示す図である。なお、各図中、同一符号は同一又は相当部分を示す。

【0027】図1において、1は基板厚が100μmのGaAs基板、2AはAu等からなり膜厚が2μm、線0路幅が70μmのRFマイクロストリップ線路、3AはAu等からなり膜厚が2μm、線路幅がw1(=70、40、20、10μm)のDCマイクロストリップ線路、4は高さが4μmのエアブリッジ部である。

【0028】なお、上記エアブリッジ部4の高さは、DCマイクロストリップ線路3Aの表(上)面からRFマイクロストリップ線路2Aの下面までの距離である。また、ストリップ線路はTEM波を伝送させることができるのに対して、このマイクロストリップ線路は進行方向にも電磁界分布を持った混成波を伝送させることができる。さらに、この実施の形態1は、下側に接地導体をもつグラウンデッドコプレーナ線路(GCPW:Grounded Co-Planar Waveguide)に関するものである。下側に接地導体をもたないコプレーナ線路に較べて、このグラウンデッドコプレーナ線路はその電界が下側の接地導体に向けて走っている割合が高い。その割合はグラウンデッドコプレーナ線路の基板厚に依存する。

【0029】図1に示すように、RFマイクロストリップ線路2A側をエアブリッジとすることにより、RF/DCマイクロストリップ線路交差部での特性インピーダンスの変化を最小とすることが可能となる。

【0030】図2及び図3において、それぞれの(a) は交差部の断面、(b)はその線路モデルを示し、12 は空気、13はシールド導体を示す。

【0031】図4から図7までにおいて、横軸は周波数 (GHZ)、縦軸はRF信号の通過損失(Sパラメー タ: | S21 |) (dB10:10log10 (mag (S 21)))である。

【0032】RF/DCマイクロストリップ線路交差部について電磁界解析を行い、その計算(シミュレーション)結果を図4~図7に示す。この実施の形態1のシミ 10 ュレーションについては、図2(a)に示す実施の形態1のエアブリッジ部分の断面に対応させて、同図(b)に示す線路モデルに基づいて行った。同様に、従来例のシミュレーションについては、図3(a)に示す従来例のエアブリッジ部分の断面に対応させて、同図(b)に示す線路モデルに基づいて行った。

【0033】図4~図7のグラフには、RFマイクロストリップ線路2Aをエアブリッジとした実施の形態1を*印で、RFマイクロストリップ線路2を下部線路とした従来例を〇印でプロットしたものを示す。なお、従来 20のRFマイクロストリップ線路2は、線路長が130μm、線路幅が70μmの場合の計算例である。また、略直線状にプロットされているものは、線路長が130μm、線路幅が70μmであって、交差なしの通常のマイクロストリップスルー線路の通過損失を表わす。

【0034】図4は、RFマイクロストリップ線路2Aの線路幅が70μm、DCマイクロストリップ線路3Aの線路幅w1が70μmの場合のRF信号の通過損失を表す。また、図5は、RFマイクロストリップ線路2Aの線路幅が70μm、DCマイクロストリップ線路3Aの線路幅w1が40μmの場合を表す。また、図6は、RFマイクロストリップ線路2Aの線路幅が70μm、DCマイクロストリップ線路3Aの線路幅w1が20μmの場合を表す。さらに、図7は、RFマイクロストリップ線路2Aの線路幅が70μm、DCマイクロストリップ線路3Aの線路幅w1が10μmの場合を表す。なお、RFマイクロストリップ線路3Aの線路幅w1が10μmの場合を表す。なお、RFマイクロストリップ線路3Aの線路長は130μmの場合である。

【0035】これらの図より、従来のRFマイクロストリップ線路2が下部線路となる場合(○印)よりも、この実施の形態1によるRFマイクロストリップ線路2Aがエアブリッジとなる場合(×印)の方が低損失となることがわかる。

【0036】RFマイクロストリップ線路の特性インピーダンスは下記の式1によって表される。なお、式1において、Zoは特性インピーダンス、Lは単位長さ当たりのインダクタンス、Cは単位長さ当たりの線路導体とグランド導体間のキャパシタンスである。

【0037】Z₀=√(L/C) ··· 式1

【0038】交差のあるRFマイクロストリップ線路の場合は、単なるマイクロストリップスルー線路の場合と比較して、式1のキャパシタンスCが大きくなるため、特性インピーダンスは小さくなる。また、解析の結果、キャパシタンスCの増加の程度が、図2及び図3に示すように、従来例よりもこの実施の形態1の方が小さいため、低損失となることが明らかとなった。

【0039】以上のように、この実施の形態1によれば RF/DCマイクロストリップ線路交差部での特性イン ピーダンスの変化による反射損(通過損失)を低減する ことが可能となり、積極的な回路の小型化、高機能化が 実現できる。

【0040】実施の形態2.この発明の実施の形態2について図8から図10までを参照しながら説明する。図8は、この実施の形態2のRF/DCマイクロストリップ線路交差部を示す斜視図である。さらに、図9及び図10は、この実施の形態2の電磁界解析の計算結果であって、RF信号の通過損失を示す図である。

【0041】図8において、1はGaAs基板、2BはRFマイクロストリップ線路、3AはDCマイクロストリップ線路、4はエアブリッジ部である。なお、RFマイクロストリップ線路2Bのエアブリッジ部4の線路幅w2は、GaAs基板1に接した線路部分の線路幅よりも狭くなっている。また、基本的な構造、材質等は上記実施の形態1と同様であり、各部の寸法は図8に示すとおりである。

【0042】図9及び図10において、横軸は周波数(GHZ)、縦軸はRF信号の通過損失(Sパラメータ: | S21 |) (dB20: 20log10 (mag(S21))、dB10: 10log10 (mag(S21)))である。なお、RF/DCマイクロストリップ線路交差部についての電磁界解析(シミュレーション)は上記実施の形態1と同様である。

【0043】図9及び図10のグラフには、RFマイクロストリップ線路2Bのエアブリッジ部4の線路幅w2が70μmの場合を○印で、線路幅w2が40μmの場合を×印で、線路幅w2が20μmの場合を*印でプロットしたものを示す。なお、図9及び図10は縦軸のスケールが相違するだけである。また、略直線状にプロットされているものは、交差なしの通常のマイクロストリップスルー線路の通過損失を表わす。

【0044】上記実施の形態1で、線路交差部における 損失の増大は、式1のキャパシタンスCの増大による特性インピーダンスの変化に帰因することを示した。そこ で、RFマイクロストリップ線路2Bのエアブリッジ部 4の特性インピーダンスをGaAs基板1に接した線路 部分の特性インピーダンスと一致させるために、この実 施の形態2のエアブリッジ部4の線路幅w2は、GaA s基板1に接した線路部分の線路幅よりも狭くなってい

50 る。

【0045】このようにすることで、図9及び図10に 示すように、交差部でのキャパシタンスCの増大を最小 とし、一方で式1のインダクタンスLを増加させ、特性 インピーダンスの変化を抑制することができ、交差部で の損失を低減できる。

【0046】実施の形態3.この発明の実施の形態3に ついて図11から図13までを参照しながら説明する。 図11は、この実施の形態3のRF/DCマイクロスト リップ線路交差部を示す斜視図である。さらに、図12 及び図13は、この実施の形態3の電磁界解析の計算結 10 果であって、RF信号の通過損失を示す図である。

【0047】図11において、1はGaAs基板、2C はRFマイクロストリップ線路、3AはDCマイクロス トリップ線路、4はエアブリッジ部である。なお、RF マイクロストリップ線路2Cのエアブリッジ部4の前後 にインピーダンス変換部14を設け、交差部での反射の 影響を低減している。また、基本的な構造、材質等は上 記実施の形態1と同様であり、各部の寸法は図11に示 すとおりである。

【0048】図12及び図13において、横軸は周波数 20 (GHZ)、縦軸はRF信号の通過損失(Sパラメー $9: |S_{21}|)$ (dB20: 20log₁₀ (mag (S 21)), dB10:10log10 (mag (S2 1))) である。なお、RF/DCマイクロストリップ 線路交差部についての電磁界解析(シミュレーション) は上記実施の形態1と同様である。

【0049】図12及び図13のグラフには、RFマイ クロストリップ線路2Cのエアブリッジ部4の高さhが 2μmの場合を○印で、高さhが15μmの場合を×印 でプロットしたものを示す。なお、図12及び図13は 縦軸のスケールが相違するだけである。また、略直線状 にプロットされているものは、交差なしの通常のマイク ロストリップスルー線路の通過損失を表わす。

【0050】RFマイクロストリップ線路2Cのエアブ リッジ部4の特性インピーダンスと、GaAs基板1に 接した線路部分の特性インピーダンスの違いによるエア ブリッジ部4での反射を打ち消すため、エアブリッジ部 4 前後の線路幅を調整するように、インピーダンス変換 部14を設け、交差部での反射の影響を低減できる。

【0051】実施の形態4.この発明の実施の形態4に 40 ついて図14から図18までを参照しながら説明する。 図14は、この実施の形態4のRF/RFマイクロスト リップ線路交差部を示す斜視図である。さらに、図15 から図18までは、この実施の形態4の電磁界解析の計 算結果であって、RF信号の通過損失を示す図である。 【0052】図14において、1はGaAs基板、2B 及び2DはRFマイクロストリップ線路、4はエアブリ ッジ部である。なお、RF/RFマイクロストリップ線 路交差部において、両方の線路幅が狭くなっている。ま た、基本的な構造、材質等は上記実施の形態1と同様で 50 トリップ線路、2mはRFマイクロストリップ線路、4

8

あり、各部の寸法は図14に示すとおりである。

【0053】図15から図18までにおいて、横軸は周 波数(GHZ)、縦軸はRF信号の通過損失(Sパラメ -タ: | S21 |) (dB20: 20log10 (mag (S21)), dB10:10log10 (mag (S2 1))) である。なお、RF/RFマイクロストリップ 線路交差部についての電磁界解析(シミュレーション) は上記実施の形態1と同様である。

【0054】図15~図18のグラフには、RFマイク ロストリップ線路2Bのエアブリッジ部4の前後の線路 幅の変化がステップ状(例えば、エアブリッジ部4の線 路幅w4(=5、20μm)からその前後の線路幅が7 0 μmへ変化した場合) の場合を○印で、線路幅の変化 がテーパ状 (例えば、エアブリッジ部4の線路幅w4 (=5、20μm) からその前後の線路幅が30→50 →70μmへ15μm線路長毎に変化した場合) の場合 を*印でプロットしたものを示す。なお、略直線状にプ ロットされているものは、交差なしの通常のマイクロス トリップスルー線路の通過損失を表わす。

【0055】図15及び図16は、RFマイクロストリ ップ線路2Bのエアブリッジ部4の線路幅が5μmの場 合のRF信号の通過損失を表す。なお、図15及び図1 6は縦軸のスケールが相違するだけである。また、図1 7及び図18は、RFマイクロストリップ線路2Bのエ アブリッジ部4の線路幅が20μmの場合のRF信号の 通過損失を表す。なお、図17及び図18は縦軸のスケ ールが相違するだけである。これらの図からわかるよう に、エアブリッジ部4の線路幅が5μmの場合は、ステ ップ接続よりもテーパ接続した方が損失が少なくなって いる。また、エアブリッジ部4の線路幅が20μmの場 合は、ステップ接続もテーパ接続もあまり変わらない。 【0056】RF/RFマイクロストリップ線路交差部 において、両RFマイクロストリップ線路2B、2Dの 特性インピーダンスの変化を最小化あるいは補償するた めに、エアブリッジ部4とその下部線路共に交差しない 部分の線路幅よりも狭くした構造は、上記実施の形態1 で述べた式1のキャパシタンスCの増大を小さくするた めの構造である。

【0057】以上のように、この実施の形態4によれ ば、上記各実施の形態と同様に、交差部での特性インピ ーダンスの変化による反射損(通過損失)を低減するこ とが可能となり、積極的な回路の小型化、高機能化が実 現できる。

【0058】実施の形態5.この発明の実施の形態5に ついて図19を参照しながら説明する。 図19は、この 実施の形態5のRF/DC、RF/RFマイクロストリ ップ線路交差部を示す斜視図である。

【0059】図19において、1はGaAs基板、2A はRFマイクロストリップ線路、3BはDCマイクロス

はエアブリッジ部、15は誘電体材料である。なお、基本的な構造、材質等は上記実施の形態1と同様である。 【0060】この実施の形態5は、交差部で発生する容量を回路要素として積極的に利用するための構造で、交差部での両線路間に誘電体材料15を充填したものである。なお、交差部面積を適当に調整することができる。 【0061】

【発明の効果】この発明に係る伝送線路は、以上説明したとおり、基板面に設けられたRFマイクロストリップ 線路とDCマイクロストリップ線路の交差部において、 前記DCマイクロストリップ線路を下部線路とし、前記 RFマイクロストリップ線路を上部線路であるエアブリッジとしたので、交差部での特性インピーダンスの変化 による反射損を低減することが可能となり、積極的な回路の小型化、高機能化が実現できるという効果を奏する。

【0062】また、この発明に係る伝送線路は、以上説 明したとおり、前記DCマイクロストリップ線路の線路 幅と前記RFマイクロストリップ線路の線路幅とを同じ にしたので、交差部での特性インピーダンスの変化によ 20 る反射損を低減することができるという効果を奏する。 【0063】また、この発明に係る伝送線路は、以上説 明したとおり、前記DCマイクロストリップ線路の線路 幅を前記RFマイクロストリップ線路の線路幅よりも狭 くしたので、交差部での特性インピーダンスの変化によ る反射損を低減することができるという効果を奏する。 【0064】また、この発明に係る伝送線路は、以上説 明したとおり、前記DCマイクロストリップ線路の線路 幅を前記RFマイクロストリップ線路の線路幅の約半分 にしたので、交差部での特性インピーダンスの変化によ る反射損を低減することができるという効果を奏する。 【0065】また、この発明に係る伝送線路は、以上説 明したとおり、前記DCマイクロストリップ線路の線路 幅を前記RFマイクロストリップ線路の線路幅の半分以

【0066】また、この発明に係る伝送線路は、以上説明したとおり、前記RFマイクロストリップ線路のエアブリッジ部分の線路幅を前記RFマイクロストリップ線 40路の基板に接した部分の線路幅よりも狭くしたので、交差部での特性インピーダンスの変化による反射損を低減することができるという効果を奏する。

下にしたので、交差部での特性インピーダンスの変化に

よる反射損を低減することができるという効果を奏す

【0067】また、この発明に係る伝送線路は、以上説明したとおり、前記エアブリッジ部分の線路幅を前記D Cマイクロストリップ線路の線路幅とを同じにしたので、交差部での特性インビーダンスの変化による反射損を低減することができるという効果を奏する。

【0068】また、この発明に係る伝送線路は、以上説 イクロストリップ採路の基例に接した部分の採路幅は、 明したとおり、前記エアブリッジ部分の線路幅を前記D 50 も狭くしたので、交差部での特性インピーダンスの変化

Cマイクロストリップ線路の線路幅よりも狭くしたので、交差部での特性インピーダンスの変化による反射損を低減することができるという効果を奏する。

10

【0069】また、この発明に係る伝送線路は、以上説明したとおり、前記エアブリッジ部分の線路幅を前記D Cマイクロストリップ線路の線路幅の約半分にしたので、交差部での特性インピーダンスの変化による反射損を低減することができるという効果を奏する。

【0070】また、この発明に係る伝送線路は、以上説 10 明したとおり、前記エアブリッジ部分の線路幅を前記D Cマイクロストリップ線路の線路幅の半分以下にしたので、交差部での特性インピーダンスの変化による反射損を低減することができるという効果を奏する。

【0071】また、この発明に係る伝送線路は、以上説明したとおり、前記RFマイクロストリップ線路のエアブリッジ部分前後にインピーダンス変換部を設けたので、交差部での特性インピーダンスの変化による反射損を低減することができるという効果を奏する。

【0072】また、この発明に係る伝送線路は、以上説明したとおり、前記エアブリッジ部分前後にインピーダンス変換部を設け、前記エアブリッジ部分の線路幅を前記DCマイクロストリップ線路の線路幅とを同じにしたので、交差部での特性インピーダンスの変化による反射損を低減することができるという効果を奏する。

【0073】また、この発明に係る伝送線路は、以上説明したとおり、基板面に設けられた第1のRFマイクロストリップ線路と第2のRFマイクロストリップ線路の交差部において、前記第2のRFマイクロストリップ線路を下部線路とし、前記第1のRFマイクロストリップ線路を上部線路であるエアブリッジとしたので、交差部での特性インピーダンスの変化による反射損を低減することが可能となり、積極的な回路の小型化、高機能化が実現できるという効果を奏する。

【0074】また、この発明に係る伝送線路は、以上説明したとおり、前記第1のRFマイクロストリップ線路の線路幅と前記第2のRFマイクロストリップ線路の線路幅とを同じにしたので、交差部での特性インピーダンスの変化による反射損を低減することができるという効果を奏する。

1 【0075】また、この発明に係る伝送線路は、以上説明したとおり、前記第1のRFマイクロストリップ線路の線路幅を前記第2のRFマイクロストリップ線路の線路幅よりも狭くしたので、交差部での特性インピーダンスの変化による反射損を低減することができるという効果を奏する。

【0076】また、この発明に係る伝送線路は、以上説明したとおり、前記第1及び第2のRFマイクロストリップ線路の交差部の線路幅を前記第1及び第2のRFマイクロストリップ線路の基板に接した部分の線路幅より

11

による反射損を低減することができるという効果を奏す る。

【0077】さらに、この発明に係る伝送線路は、以上 説明したとおり、前記交差部の前記上部線路及び前記下 部線路間に誘電体を挿入したので、交差部で発生する容 量を回路要素として利用することができるという効果を 奏する。

【図面の簡単な説明】

【図1】 この発明の実施の形態1に係るRF/DC線 路交差部を示す斜視図である。

【図2】 この発明の実施の形態1に係るエアブリッジ 部分の断面とその電磁界解析に用いた線路モデルを示す 図である。

【図3】 従来例に係るエアブリッジ部分の断面とその 電磁界解析に用いた線路モデルを示す図である。

【図4】 この発明の実施の形態1のRF信号の通過損失を示す図である。

【図5】 この発明の実施の形態1のRF信号の通過損失を示す図である。

【図6】 この発明の実施の形態1のRF信号の通過損 20 失を示す図である。

【図7】 この発明の実施の形態1のRF信号の通過損失を示す図である。

【図8】 この発明の実施の形態2に係るRF/DC線路交差部を示す斜視図である。

【図9】 この発明の実施の形態2のRF信号の通過損失を示す図である。

12

【図10】 この発明の実施の形態2のRF信号の通過 損失を示す図である。

【図11】 この発明の実施の形態3に係るRF/DC 線路交差部を示す斜視図である。

【図12】 この発明の実施の形態3のRF信号の通過 損失を示す図である。

【図13】 この発明の実施の形態3のRF信号の通過 損失を示す図である。

【図14】 この発明の実施の形態4に係るRF/RF 0 線路交差部を示す斜視図である。

【図15】 この発明の実施の形態4のRF信号の通過 損失を示す図である。

【図16】 この発明の実施の形態4のRF信号の通過 損失を示す図である。

【図17】 この発明の実施の形態4のRF信号の通過 損失を示す図である。

【図18】 この発明の実施の形態4のRF信号の通過 損失を示す図である。

【図19】 この発明の実施の形態5に係るRF/Q C、RF/RF線路交差部を示す斜視図である。


【図20】 従来のスイッチ回路を示す平面図である。

【図21】 図20の線路交差部を示す斜視図である。 【符号の説明】


1 GaAs基板、2A、2B、2C、2D、2E R Fマイクロストリップ線路、3A、3B DCマイクロ ストリップ線路、4 エアブリッジ部、15誘電体材 料。

1:GaAs 基版
2A:RFマイクロストリップ練路
3A:DCマイクロストリップ練路
4:エアブリッジ部


【図1】




2/22/05, EAST Version: 2.0.1.4




2/22/05, EAST Version: 2.0.1.4



2/22/05, EAST Version: 2.0.1.4





2/22/05, EAST Version: 2.0.1.4

【図18】

